Palestra UNESP: Introdução a Computação em Finanças em Hardware Gráfico

Título: Computação em Finanças em Hardware Gráfico
Palestrante: Thársis T. P. Souza

Hora e Data: 14h, quarta-feira, 16 de maio de 2012
Local: UNESP Campus São José do Rio Preto

Resumo:

O estudo de problemas financeiros de grande escala requer a combinação de técnicas de modelagem, algoritmos e computação de alto desempenho. Muitas vezes, tais problemas são de difícil solução em arquiteturas de processamento serial em um cenário real de mercado. Contudo, é comum a existência de modelos computacionais com paralelismo inerente e, assim, a computação paralela mostra-se como uma ferramenta fundamental em otimização de problemas em finanças. Nesse contexto, as novas arquiteturas de GPU têm se destacado como boas ferramentas ao fornecer alto poder computacional a baixo custo com crescente generalidade de programação.

Material da Palestra:

Computação em Finanças em Hardware Gráfico

AMD realiza palestra na USP sobre nova tecnologia de APUs

Image representing AMD as depicted in CrunchBase

Image via CrunchBase

TEMA: APU – Unidade de Processamento Acelerada. Nova tecnologia da AMD que une CPU e GPU no mesmo silício, caracterísiticas técnicas e quais benefícios esta nova arquitetura traz ao usuário final.

Data e Local: 22/06 as 14h30, no auditório Prof. Fadigas do Centro de Computação Eletrônica da USP (CCE-USP)
Av. Professor Luciano Gualberto, 71, tv. 3, Cidade Universitária, Butantã, São Paulo – SP – CEP 05508-010 Tel e Fax: (55-11) 3091-6400

Palestrante: Roberto Brandão

Roberto Brandão é formado em Ciência da Computação pela Universidade Federal de Ouro Preto (UFOP) e Doutor em Computação Distribuída pela Universidade de Campinas (UNICAMP). Assumiu a gerência de tecnologia da AMD Brasil em junho de 2004. Atualmente é responsável pela gerencia do time de engenheiros da AMD que promovem o desenvolvimento e implementação de tecnologia AMD junto aos parceiros e clientes corporativos e governamentais em toda a America Latina.

Transmissão da palestra por IPTV: www.iptv.usp.br

NVidia realiza palestra na UFABC

Evento

Título:
Tesla Business Development Manager – Latin America NVIDIA
Quando:
31/05/2011 - 12h:45
Onde:
Sala 112 – Bloco A – Santo André

Descrição

Tesla Business Development Manager – Latin America NVIDIA
Arnaldo Tavares

Será apresentada a linha Tesla, voltada para HPC, e também discutida, a fundo, a arquitetura Fermi, apresentando suas funcionalidades e diferenciais. Será ainda apresentado, como a plataforma de desenvolvimento CUDA se beneficia dessa arquitetura de forma a apresentar ganhos de performance de 10 até 100X.


Palestrante:

Arnaldo Tavares é graduado em Engenharia pelo Centro Federal de Educação Tecnológica do Rio de Janeiro, possui mestrado em Negócios pela USC (University of Southern California) em Los Angeles, EUA e tem nove anos de experiência no mercado de HPC (computação de alta performance). Já trabalhou na GPlus, um dos maiores integradores para soluções de HPC e visualização 3D, e na Verari Systems, como responsável pelas maiores contas das áreas de óleo/gás, manufatura e pesquisa no Brasil.

Seminário USP: Modelagem Atmosférica usando GPU

USP Seminário de Programação para GPGPU

Título: Modelagem Atmosférica usando GPU
Palestrante: Pedro da Silva Peixoto
Doutorando em Matemática Aplicada – MAP-IME-USP

Hora e Data: 16h, sexta-feira, 20 de maio de 2011

Local:
IME-USP, Sala 254, Bloco A
Rua do Matão, 1010 – Cidade Universitária – São Paulo -
SP – Brasil

Resumo:

Tendo em vista uma análise de custo-benefício do uso de GPU
em aplicações de grande porte, vamos discutir alguns testes
realizados em GPU  para modelos meteorológicos. Analisaremos
o custo de tradução de códigos (passagem de códigos de
Fortran/C para a linguagem CUDA) e veremos alguns métodos de
tradução automática e métodos de auto-paralelismo.

Confira nossa série completa de Seminários

HPC on Graphics Hardware (GPU) – CILAMCE 2011

Dear colleagues,

The 32nd edition of CILAMCE – Iberian-Latin American Congress
on Computational Methods in Engineering will be held in Ouro
Preto, Brazil, from 13th to 16th of November, 2011.

We would like to invite you to participate in the third edition of
the mini-symposium “High Performance Computing on Graphics
Hardware (GPU)”, which we are organizing in this conference.

Prospective authors can get more information and submit their
abstracts through the conference page,
http://www.acquacon.com.br/cilamce2011

The deadline for abstract submission is May 31st, 2011.

We are looking forward to meeting you in Ouro Preto!

Kindest regards,

Euclides Mesquita
Josué Labaki
Luiz Otávio Saraiva Ferreira

Seminário USP: String Matching em GPUs

USPTítulo: String-matching em GPUs

Palestrante: Jônatas Lopes de Paiva
Bacharel em Ciência da Computação – Universidade Federal de Lavras
Mestrando em Ciência da Computação – DCC-IME-USP

Hora e Data: 16h, sexta-feira, 6 de maio de 2011

Local:
IME-USP, Sala 254, Bloco A
Rua do Matão, 1010 – Cidade Universitária – São Paulo -
SP – Brasil

Resumo:

Com o surgimento das GPUs de propósito geral (GPGPUs) também
surgiram novos caminhos para diversas áreas da computação.

Métodos de String-matching são cruciais para áreas como
biologia computacional, bancos de dados, etc.

Durante este seminário iremos mostrar alguns métodos
utilizados para realizar a busca em strings em GPUs.

Confira nossa série completa de Seminários

Seminário USP: Considerações de Desempenho em CUDA – Parte 1

USPTítulo: Considerações de Desempenho em CUDA – Parte 1
Palestrante: Thársis T. P. Souza
Centro de Computação Eletrônica – CCE-USP

Biografia do palestrante:
Engenheiro de Computação – UNICAMP
Mestrando em Ciência da Computação – IME-USP

Hora e Data: 16h, sexta-feira, 29 de abril de 2011
Local: IME-USP, Sala 254, Bloco A
Rua do Matão, 1010 – Cidade Universitária – São Paulo – SP – Brasil

Resumo:
Cada vez mais, arquiteturas modernas de GPU expõe maior capacidade e flexibilidade em programação para propósito geral.
Desse maior poder, decorre maior responsabilidade na utilização dos recursos disponíveis.
Nessa mini-série de seminários, cobriremos os principais aspectos e considerações de desempenho em CUDA em uma arquitetura moderna de GPU.

Nesta primeira parte, os seguintes assuntos serão tratados:

- Revisão Arquitetura CUDA
- Avaliação de Desempenho
- Execução Assíncrona e Paralela
- Transferência de Dados CPU-GPU
- Kernels Paralelos

Confira nossa série completa de Seminários

Seminário IME-USP: Modelo Analítico de Performance para GPUs

USPTítulo:
Modelo Analítco de Performance para GPUs
Palestrante: Paulo Carlos Ferreira dos Santos
Aluno de Mestrado do IME USP

Biografia:
Engenheiro Eletricista – FESP
Mestrando em Ciência da Computação – DCC IME USP

Local:
IME-USP, Sala 254A
Rua do Matão, 1010 – Cidade Universitária – São Paulo – SP – Brasil

Data:
08/04/2011
16h – 17h30

Resumo:
Para poder entender os gargalos das aplicações para GPGPU foi criado este modelo analítco simplificado que estima o tempo de execução de kernels massivamente paralelos.
O modelo se baseia no número de requisições de memória concomitantes e introduz duas novas métricas, o paralelismo de memória do sistema (MWP) e o paralelismo de execução de código (CWP).
Todas as aplicações do modelo são escritas em CUDA.
O seminário é um resumo do artigo: An analytical model for a GPU architecture with memory-level and thread-level parallelism awareness

Confira nossa série de Seminários

Curso de CHARM++

CHARM++

O Centro Nacional de Supercomputação (CESUP) da UFRGS oferece de 2 a 26 de maio o curso à distância Computação Distribuída usando a Linguagem CHARM++.
São 20 horas-aula abordando a linguagem CHARM++, o processamento de alto desempenho e a programação paralela, entre outros conteúdos.
Os ministrantes são os professores Marcelo Portes de Albuquerque, do Centro Brasileiro de Pesquisas Físicas, e Luís Fernando de Oliveira, da Universidade do Estado do Rio de Janeiro.
O curso é oferecido em vídeo-aulas, acompanhadas de slides, listas de exercícios, chats com os professores e acesso ao cluster do CESUP para treinamento.
As inscrições podem ser feitas pelo site www.cesup.ufrgs.br. Maiores informações pelo telefone (51)3308.3350.

Charm++ é uma linguagem de programação paralela orientada a objeto baseada em C++.
Orientada a mensagem, ela fornece uma clara separação entre objetos sequenciais e paralelos.
Artigo sobre Charm++: CHARM++: a portable concurrent object oriented system based on C++

Seminário IME-USP: Thread and Data parallelism in CPUs – will GPUs become obsolete?

USPTítulo: Thread and Data parallelism in CPUs – will GPUs become obsolete?
Palestrante: Dr. Carsten Trinitis
Biografia: Dr. Trinitis é professor de Processamento Distribuído na
Bedfordshire University, UK, e líder do grupo de pesquisa
em Arquiteturas Paralelas e Distribuídas da Technische
Universität München (TUM). Suas áreas de pesquisa incluem
simulação de campos elétricos e novas tendências em
arquiteturas multi-core.

Hora e Data: 16h, sexta-feira, 25 de março de 2011

Local: Auditório Jacy Monteiro, Bloco B, IME-USP
Rua do Matão, 1010 – Cidade Universitária – São Paulo – SP – Brasil

Resumo:

Será feita uma análise dos recursos multicore presentes nas
arquiteturas propostas de CPU e da integração entre CPU e
GPU. Ao final será feita uma breve introdução dos projetos
de pesquisa em andamento nesta área na TUM.

Seminário IME-USP: Introdução à Computação de Alto Desempenho Utilizando GPU

USPTítulo: Introdução à Computação de Alto Desempenho Utilizando GPU

Palestrante: Thársis T. P. Souza
Analista de Sistemas
Centro de Computação Eletrônica – CCE-USP

Biografia do palestrante:

Engenheiro de Computação – UNICAMP
Mestrando em Ciência da Computação – DCC-IME-USP

Saiba mais

Seminário NVidia na USP

USPNo dia 25 de fevereiro de 2011 foi realizado um seminário sobre processamento paralelo em GPU´s na arquitetura Fermi no Instituto de Matemática e Estatística da Universidade de São Paulo (USP).

Durante a apresentação, foram detalhadas as funcionalidades e diferenciais da arquitetura Fermi. Além disso, foi apresentado como a plataforma de desenvolvimento CUDA se beneficia dessa arquitetura de forma a apresentar ganhos de desempenho de 10X até 100X.

O palestrante foi Arnaldo Tavares, Gerente de Vendas Tesla para América Latina.

A apresentação encontra-se disponível em:

http://gpubrasil.files.wordpress.com/2011/03/palestra_-_usp.pptx

CILAMCE 2011

Pelo terceiro ano consecutivo, estaremos organizando um simpósio sobre supercomputação com placas gráficas no CILAMCE.

O CILAMCE é o Congresso Ibero-Latino-Americano de Métodos Computacionais em Engenharia, e em 2011 está na sua 32ª edição. O congresso acontecerá em Ouro Preto – MG, entre 13 e 16 de Novembro deste ano.

A deadline para submissão de resumos é 1º de Maio. Preparem seus trabalhos! Vamos nos encontrar em Ouro Preto para discutir GPGPU!

Para mais detalhes sobre o CILAMCE, visite o site oficial.

Minicurso de CUDA

No período de 18 a 22 de setembro ocorreu na Universidade Federal de Goiás (UFG) o minicurso “Programação CUDA”. O minicurso, com carga horária de 10 horas, teve como objetivo possibilitar ao aluno ter conhecimentos gerais sobre programação paralela, e seu uso no contexto de placas aceleradoras usando programação CUDA. O curso ocorreu como parte das atividades do Conpeex (Congresso de Pesquisa, Ensino e Extensão) da UFG, e teve grande procura (102 inscritos), com participação média de cerca de sessenta pessoas, entre alunos da UFG, e de outras instituições, além de profissionais da área.

Ementa do curso:

Introdução à computação paralela e evolução das arquiteturas de computadores. Visão geral da arquitetura CUDA e sua linguagem de programação: gerenciamento de memória, código paralelo (kernel) e sua execução, coordenação de atividades entre CPU e GPU, recursos de desenvolvimento, memória compartilhada e sincronização. Visão geral de técnicas de otimização: a arquitetura CUDA, memória, configuração de execução, instruções. Aplicações usando CUDA e perspectivas futuras.

Sobre os instrutores:

Wellington S. Martins: concluiu o doutorado (PhD) em Ciência da Computação na University of East Anglia (Inglaterra). Obteve o título de Mestre em Sistemas de Computação pela Pontifícia Universidade Católica do Rio de Janeiro. Atualmente é professor no Instituto de Informática da Universidade Federal de Goiás. Suas áreas de interesse incluem: computação paralela e distribuída, análise e projeto de algoritmos, mineração de dados, e biologia computacional.

Divino César S. Lucas é estudante do último período de Ciência da Computação da PUC-GO. Faz pesquisa nas áreas de Programação Paralela, Bioinformática e Metaheurísticas. Competidor da maratona de programação ACM-ICPC.

O material utilizado nas aulas já está disponível no site do curso: http://inf.ufg.br/gpu

Mini-simpósio no MECOM-CILAMCE 2010

Introdução do nosso mini-simpósio no MECOM-CILAMCE 2010 -IX Congresso Argentino de Mecânica Computacional e XXXI Congresso Ibero-Latino-Americano de Mecânica Computacional. Esses congressos acontecerão entre 15 e 18 de novembro de 2010 em Buenos Aires. Prepare seu trabalho!

Title

High Performance Computing on Graphics Hardware (GPGPU)

Organizers

Euclides Mesquita, euclides@fem.unicamp.br
Josué Labaki, labaki@fem.unicamp.br
Luiz Otávio Saraiva Ferreira lotavio@fem.unicamp.br

Department of Computational Mechanics DMC
School of Mechanical Engineering -FEM
State University at Campinas – UNICAMP/Brazil.

Summary

After a long period of steady growth, desktop commodity computer architecture has reached its ceiling on computing performance. Further progress is no longer enabled by growth in core clock rates, but by growth in parallelism. Many articles have been presented in the last editions of CILAMCE and MECOM on the use of multi-cored computing applied to a variety of problems. Furthermore, there is a growing trend toward parallel computation on the recently created general-purpose graphics hardware (GPGPU) [1]. Due to its architecture, the GPU is specially well-suited to address problems that can be expressed as data-parallel computations with high arithmetic intensity (the ratio of arithmetic operations to memory operations) [2]. Recent works have been shown astonishingly fast computations. For instance, papers on the use of GPGPU for computational mechanics have been reporting performances up to 100 times faster than CPUs for solution of linear systems, and around 900 times faster for numerical solution of infinite oscillatory integrals [3]. The first edition of this mini-symposium on CILAMCE 2009 has shown that the GPU has been investigated by researches of a very broad range of subjects in computational modeling with considerable gains in performance. The idea of the present mini-symposium is to gather researchers working on HPC tasks using GPGPU systems, aiming to discuss the state of the art issues, exchange experiences and solutions for existing implementation strategies and problems.

Suggested readings

[1] OWENS, J. D. et al., “A Survey of General-Purpose Computation on Graphics Hardware”, Computer Graphics, 26, 1 (2007), pp.  80-113.

[2] NVIDIA. “NVIDIA CUDA – Compute Unified Device Architecture – Programming Guide”. NVIDIA Corporation, Santa Clara (2008).

[3] MESQUITA, E.; LABAKI, J.; FERREIRA, L. O. S. “An Implementation of the Longman’s Integration Method on Graphics Hardware”. Computer Modeling in Engineering and Sciences, 51, 2 (2009), pp. 143-168.

CILAMCE 2009

Organizamos um mini-simpósio sobre supercomputação com GPU no 30º Congresso Ibero-Latino-Americano de Métodos Computacionais em Engenharia – CILAMCE 2009. O objetivo era reunir as pessoas que estão trabalhando com esse assunto no Brasil.

O resultado foi melhor do que esperávamos. Treze resumos foram submetidos, e seis trabalhos foram apresentados. Veja os trabalhos apresentados:

[1] K. Raizer, H. S. Idagawa, E. G. O. Nóbrega, L. O. S. Ferreira:

Training and Applying a Feedforward Multilayer Neural Network in GPU [ver].

[2] H. F. Gasparoto, L. O. S. Ferreira:

Development of a Heuristic Type “Generate And Test”, Parallel and Random, to Optimize Functions in GPU [ver].

[3] L. Y. Pozzo, H. S. Idagawa, L. O. S. Ferreira:

Solver Development for Linear Systems by Steepest Descent Method for Parallel Processing on GPU [ver].

[4] J. Labaki, L. O. S. Ferreira, E. Mesquita:

Implementation of Quadratic Boundary Elements for 2D Potential Problems on Graphics Hardware – GPU [ver].

[5] G. B. Vitor, J. V. Ferreira, A. Körbes:

Fast Image Segmentation by Watershed Transform on Graphical Hardware [ver].

[6] T. M. Buriol, M. A. Argenta:

Acelerando o Desenvolvimento e o Processamento de Análises Numéricas Computacionais Utilizando Python e Cuda [ver].

.

Nos vemos no CILAMCE 2010 – Buenos Aires!

Seguir

Obtenha todo post novo entregue na sua caixa de entrada.